速度とレイテンシーの関係性は、メモリ（DRAM）パフォーマンスによって決定づけられます。両者は深く関係しますが、一般的に考えられているような形でつながっているわけではありません。ここでは、技術的なレベルで速度とレイテンシーがどのように関係するか、そして、そのような情報をメモリパフォーマンスの最適化にどのように活かせるかを説明します。

お使いのパソコンの理想的なメモリ量を知りたい方は、 こちらをご覧ください。

• 多くのユーザーは、CASレイテンシーが実環境のレイテンシーパフォーマンスを正確に示す指標であると考えています。
• また、多くのユーザーは、速度の増加とともにCASレイテンシーが増加するため、速度の一部が無効になると考えています。

• 半導体技術者は、CASレイテンシーがパフォーマンスを正確に示す指標ではないと考えています。
  
• レイテンシーは、速度とCASの待ち時間を組み合わせたもので、ナノ秒単位で測定するのが最適です。
• システムのパフォーマンスが向上すると速度は増加し、レイテンシーは低下します。
   
  • 例: DDR4-2400 CL17とDDR4-2666 CL1 のナノ秒単位で測定したレイテンシーはほぼ同じであるため、より高速のDDR4-2666ランダムアクセスメモリのほうがより高い性能を発揮します。
  • 例: 標準的なモジュールとゲーム用モジュールの速度が同じで(例: DDR4-2666) CASレイテンシーが異なる(例: CL16とCL19)場合は、CASレイテンシーが低いほうがより高い性能を発揮します。

レイテンシーに対する見解と事実のギャップは、レイテンシーがどのように定義され測定されるかという点がベースとなっています。

製品広告や仕様比較などでは、レイテンシー方程式を構成する半分の要素に過ぎないCLレイテンシー（CL）が取り上げられるため、レイテンシーについて誤解されがちです。CL値は、クロックサイクルの合計数を表すに過ぎず、各クロックサイクル時間とは無関係です。このため、CL値をレイテンシーパフォーマンスを示す唯一の指標として用いるのは誤りです。

ナノ秒単位のモジュールのレイテンシーを確認することで、あるモジュールと別モジュールの応答性の優劣を的確に判断することができます。モジュールのレイテンシーは、クロックサイクル時間をクロックサイクルの合計数でかけることで計算されます。モジュールのデータシートに公式な技術記録として示されるのは、これらの値です。次のような計算になります。

基本的にレイテンシーは、コマンドが入力されてからデータが使用できるようになるまでの遅延時間を指します。レイテンシーは、これらの2つのイベントが発生する時差です。メモリコントローラが、メモリに特定の場所にアクセスするように命令すると、データは列アドレスストローブ（CAS）の幾つかのクロックサイクルを通り、目的の場所にアクセスしてコマンドを完了します。このことを考慮すると、モジュールのレイテンシーの決定要素には2つの変数があります。

•データが通る必要のあるクロックサイクルの合計数（データシートではCASレイテンシー、あるいはCLとして測定）
•各クロックサイクルの時間（ナノ秒単位で測定）

これら2つの変数を組み合わせることでレイテンシー方程式が得られます。

レイテンシー^（ns）＝クロックサイクル時間^（ns）× クロックサイクル数

メモリテクノロジーの歴史においては速度が増加する(つまりクロックサイクルタイムが低下する)につれ、CASレイテンシーの値も増加してきました。しかしながら、クロックサイクルがより速くなった為、ナノ秒で測定した実際のレイテンシーはほぼ同程度にとどまっています。予算内で、最高速度のプロセッサと最もレイテンシーが低いメモリを最適に組み合わせることによって、より新しく、より高速で、より効率性の高いパフォーマンスを達成できます。

Crucial Performance Labで実施された詳細な技術分析と包括的なテストによると、この典型的な質問の答えは、速度とレイテンシ―の両方ということになります。速度とレイテンシーはシステムの性能においていずれでも決定的に重要な役割を果たします。そこでアップグレードにおいては以下の点を考慮するようお勧めします。

• ステップ1: プロセッサとマザーボードがサポートする最高メモリ速度を確認する(オーバークロックプロファイルを含む)。
• ステップ2: その速度に合った予算内で入手できるレイテンシーの最も低いメモリを選択します。つまり低いレイテンシーは、優れたシステム性能を意味することを忘れないでください。